半導体業界
あらゆる分野でAIが活用され、需要が急拡大するいま、
市場と共にスケールが求められる半導体メーカーの課題
-
急激なニーズ増・複雑化による
トレーサビリティAI・半導体需要に伴う拠点分散化により、情報の断絶が深刻化しています。万が一の不具合発生時、膨大な設計変更（ECO）履歴から「いつ・誰が・なぜ」変更したかを特定するのに時間を要します。
原因究明の遅れはリコール範囲の拡大を招き、甚大な損失に直結するリスクとなります。 -
専門ツール間の
業務ボトルネック回路配線設計（CAD)・熱・ノイズ解析（CAE）・製造・CAMデータの高度な連携が必須ですが、実際の業務プロセスはExcelやメール、チャット等のアナログな手段に依存しています。
最新の決定事項が不透明で、確認作業に時間が溶け、致命的な納期遅延や手戻りを引き起こすボトルネックとなっています。 -
設計変更実務の「属人化」と
ブラックボックス化微細化・多層化・複合化が進む半導体開発において、設計変更（ECO）の判断基準がベテランの「暗黙知」に依存し、経緯が個人のメール等に閉じたままブラックボックス化しています。組織にナレッジが蓄積されないため、担当者の離職と共に「設計の根拠」が消失し、将来のトラブル再発を招く恐れがあります。職人芸頼みの運用は、グローバルな品質均一化を阻む深刻な障壁です。
半導体需要の拡大・複雑化に伴い、
分断された実務とエンジニアリング・チェーンの最適化が急務。
2nm世代・チップレットが求める精度とスピードに、
これまでの「Excelとメールのバケツリレー」はもう追いつけません。
本当のボトルネックは、設計ツールではなく「社内手続きと調整の停滞」にあります。
トレーサビリティの欠如、ツールの断絶、
ブラックボックス化を解消し、変化に揺るがない
「次世代の半導体開発プロセス」を構築しませんか？
リックソフトが提案するソリューション
業務追跡ツールのJira Cloud × PLMツール
「いつ・誰が・なぜ」を瞬時に特定。ECO（設計変更）と実務を繋ぐ、
エンドツーエンドのデジタル・トレーサビリティ
Atlassian社の「Jira」は、特にIT・ソフトウェア分野で圧倒的なシェアを誇るプロジェクト管理ツールです。Jiraの柔軟性と追跡可能性は、複数のPLM（製品ライフサイクル管理）が乱立する半導体製造の現場でも真価を発揮します。Jiraがプロセス履歴における『信頼できる唯一の情報源（Single Source of Truth）』となり、国際規格が求める厳格な変更管理（変更要求〜各PLMへの同期）をノンストップで自動化・可視化します。
-
PLMの価値を最大化する、
柔軟なワークフロー制御製品マスターを管理するPLMは厳格すぎるがゆえに、現場の細かな試行錯誤のプロセスを追いきれない弱点があります。Jiraは、[1. 起案: ECR] ＞ [2. 影響分析 / CCB審議] ＞ [3.設計変更実施] ＞ [4. 独立検証] ＞ [5. 承認・PLM同期] といった、国際基準であるEIA-649 / CM2（構成管理）に準拠したワークフローも構築可能。PLMの外側にある承認・調整プロセスを確実にデジタル化します。
-
「何を見て、なぜ修正したか」
の過程を証跡化Jiraのチケット上で、CADによるレイアウト変更の根拠となったCAEの解析ログや議論の履歴をすべて集約。万が一の不具合発生時は、Jiraに搭載されたAIエージェントに聞くだけで「変更の意思決定プロセス」「当時の担当者」「関連する設計要素」を数秒で特定でき、監査対応コストを激減させます。
-
アジャイル手法の導入による、
開発サイクルの高速化Jiraはグローバル標準のアジャイル開発ワークフローを標準実装しています。導体設計プロセスの一部にアジャイルの思想を取り入れることで、変化の激しい市場に追従する次世代のパイプラインを構築できます。
Confluenceによる「コラボレーション・ナレッジハブ」
CAD/CAE/CAMの専門ツール間をシームレスに結合。
Excelやメールによる「確認作業」をゼロへ
半導体開発では、回路図・配線設計（CAD）、熱・ノイズ・信号整合性解析（CAE）、製造データ生成（CAM）など、フェーズごとに異なる専門ツールが使われ、情報が分断されがちです。Confluenceは、これらの中心に位置する「共通の言語（ハブ）」として機能します。
さらに、アトラシアンの独自AI「Atlassian Rovo」を社内のAIアシスタントとして活用すれば、過去数年分の膨大な設計変更・トラブル事例から「類似の不具合と、その解決策」を瞬時に検索・要約。
ConfluenceとRovoを併用すれば、属人化を完全に排除し、経験の浅い若手や海外拠点でも、ベテラン同等の品質で設計変更の検証が行える、変化に強い開発環境が構築できます。
-
「生データ」ではなく
「意思決定の文脈」を繋ぐ厳格な図面・構成管理はPLMに任せ、Confluenceには実務の「文脈」を集約します。ページ内に「CADのレイアウト画面のスクショ」「CAEの解析波形・熱マップ画像」「PLMの対象パーツへのリンク（URL）」を1画面に集約。専門ツールを都度立ち上げてパーツを検索し、別のツールで仕様書を確認する…といった、拠点間・チーム間のアナログな往復作業を根絶します。
-
意思決定の「なぜ（Why）」が、そのまま未来の資産になる
Confluence上で行われる「なぜこの回路配置に変更したか」「DRC（デザインルールチェック）エラーをどう回避したか」というエンジニア同士のリアルタイムな議論（インラインコメント）も、すべて履歴としてページに残ります。
-
ベテランのノウハウを
自動で形式知化Jiraのバグ修正やECOチケットからボタン一つでこのConfluenceページへ情報を統合。
ベテランのノウハウ（暗黙知）が、追加の手間なく次世代チップ開発のための強力な「不具合知見集」として自然に蓄積されていきます。
Jira Service Managementによる「開発インフラ・プロセスの高速化」
問い合わせや手配のボトルネックを解消し、エンジニアを「待たせない」環境へ
半導体開発のスピードを落としている隠れた原因は、設計ツールを触っている時間ではなく、その前後にある「社内手続きの停滞」です。ITSMツールの「Jira Service Manegement（JSM)」は、設計エンジニアとサポート部門（IT、EDA管理、購買、試作・工場調整）を繋ぐ高効率なサービスデスクとして機能します。
-
「依頼の迷子」を無くす
ポータル画面の構築設計エンジニア向けに、直感的な専用ポータルを提供。「シミュレーション用サーバーの増強申請」「EDAツールのライセンス・エラー問い合わせ」から、「ファブ（試作ライン）への割り当て・直前変更リクエスト」「PLM未登録材料の緊急手配」まで、メールやチャットで散らばっていたあらゆる依頼をワンストップで集約します。
-
承認ワークフローの自動化と
リードタイム短縮超高額な最先端プロセスの試作ウェハ（MPW/シャトル）のスペース調整や、高額な部資材の手配など、複数の承認が必要なプロセスをJSM上で自動化。「誰の承認で止まっているか」を完全に可視化し、稟議のスピードを劇的に向上させます。
-
PDKやシミュレーションモデルの
セキュアな高速配布設計着手のボトルネックとなりがちな、最新のPDK（プロセス開発キット）や顧客指定のシミュレーションモデル（SPICE等）の利用申請をデジタル化。知財や技術責任者の厳重な機密審査フローをJSMで対応し、承認後は設計者へ即座にアクセス権を付与できます。
半導体関連のお取引先企業（一部）
※順不同
そのほか多数の半導体企業への導入実績がございます
半導体開発・製造の基盤となる
プラットフォームの構築・開発体制の整備をサポートします。
リックソフトは、アトラシアン製品の専門家として、お客様のビジネス課題に寄り添い、最適なソリューションを提供します。
お気軽にお問い合わせください。